0 程序的运行方式

• 轮询系统
• 指的是在程序运行时，首先对所有的硬件进行初始化，然后在主程序中写一个死循环，需要运行的功能按照顺序进行执行，轮询系统是一种简单可靠的方式，一般适用于在只需要按照顺序执行的并且没有外部事件的影响的情况下。
• 程序的运行过程中出现如按键等需要外部检测的事件，轮询系统的实时响应能力变得很差

• 前后台系统
• 相比于轮询系统，前后台系统增加中断的概念，如果外部事件发生，则在中断中进行处理，主程序在轮询系统中运行。
• 中断被称为前台，主程序中的while(1)就称为后台。中断会终止后台程序的运行，然后跳转到对应的中断服务函数中去处理，处理完成后，在继续执行后台的程序。
• 使用前后台系统，可以大大提高程序的实时响应能力，避免造成外部事件的缺失
• 中断函数的名字必须去汇编文件里面去找（复制粘贴），没有参数和返回值

• 多任务系统
• 多任务系统是指一个系统可以“同时”运行多个任务（任务可以理解为程序或线程）。在嵌入式系统中，这通常通过 RTOS（实时操作系统） 来实现，比如 uC/OS、FreeRTOS、RT-Thread 等。这些系统会：
• 为每个任务分配一定的运行时间（时间片轮转、优先级调度等方式）
• 管理任务之间的切换（上下文切换）
• 支持任务间通信和同步（如信号量、消息队列）
• 相比于前后台系统，多任务系统的外部事件也是在中断中进行响应，但是外部事件的处理是任务中进行处理。
• 任务具有优先级，优先级高的任务先处理，所以程序就会被分为一个个的任务。任务是一个独立的死循环，并且不能返回，可以由操作系统进行任务的调度。
• 程序段的实时响应能力又得到提升。
• 注意需要创建任务：

• 与内核相关的资源：misc.c和misc.h

1 中断系统

• 核心思想是由事件触发逻辑执行，而非顺序执行代码。系统通过监听事件(如用户输入、硬件信号、定时器超时等)，在事件发生时调用对应的处理函数。其核心特点包括:
• 非阻塞:主循环持续运行，事件处理通常异步执行。
• 响应式:系统仅在事件发生时执行相关逻辑。
• 高效资源利用:避免轮询(Polling)，减少CPU空转

• 中断:在主程序运行过程中，出现了特定的中断触发条件(中断源)，使得CPU暂停当前正在运行的程序，转而去处理中断程序处理完成后又返回原来被暂停的位置继续运行。
• 对于外部中断来说：引脚发生了电平跳变，定时器时间到了、串口接收到数据……
• 这样设计可以使得CPU可以去处理其他事情，而不是一直监测是否是否有中断事件到达

• 中断优先级:当有多个中断源同时申请中断时，CPU会根据中断源的轻重缓急进行裁决，优先响应更加紧急的中断源。

• 中断嵌套:当一个中断程序正在运行时，又有新的更高优先级的中断源申请中断，CPU再次暂停当前中断程序，转而去处理新的中断程序，处理完成后依次进行返回。

2 中断的执行流程

• 程序由硬件电路自动跳转到中断服务程序中，执行完中断服务程序之后再返回到主程序继续执行

• 被暂停的地方/时刻即称为断点。中断执行前，会对程序的现场进行保护；中断执行完后，会对程序的现场进行恢复。

• 一般中断程序在一个子函数里面，这个函数不需要我们调用，当中断来临时由硬件自动调用这个函数。

3 STM32中断源分析

• 几乎每个外设都可以申请中断

• NVIC统一管理中断，16个可编程优先级，可分组。

• 灰色部分为内核的中断，白色的部分：STM32外设的中断。当外设电路监测到有什么异常/事件，就可以申请中断，让程序跳到对应的中断函数里面运行一次。

💡

中断源指的是中断发生的源头，中断源在内核中已经定义好了，也称为向量表，向量表在STM32F4 中文参考手册参考。

Cortex-M4 内核一共支持 256 个中断，其中有 16 个内核中断，240 个外部中断，只不过对于STM32F407 系列来说，只用到了一部分，包含了10个内核中断(不可屏蔽中断，无法通过软件进行控制)、82个外部中断(可屏蔽中断，可以通过软件进行控制)。共 92 个。

对于STM32的中断异常而言，分为两类:内核异常 + 外部异常，都可以参考下图进行分析

• 中断的地址：由编译器来分配，是不固定的。但中断跳转，由于硬件的限制，就只能跳到固定的地址执行程序。所以为了让硬件跳转到一个不固定地址的中断函数中，定义了一个地址的列表。列表地址固定，中断发生后就跳转到这个列表的首地址。然后由编译器加上一条中断跳转的代码，这样就可以跳转到任意位置。中断地址的列表：中断向量表。

3.1 中断处理流程

• 中断请求产生
• 当中断源产生中断事件时，例如外部引脚有信号触发EXTI中断，或者USART收发数据完成产生中断请求，中断源会向NVIC发送相应的中断请求信号。

• NVIC 处理中断请求
• NVIC 接收到中断请求后，会根据预先设置的中断优先级等规则对中断进行处理。
• NMI（Non-Maskable Interrupt，不可屏蔽中断）
• 系统异常（System Exceptions）：HardFault：硬件错误。| MemManage：内存管理异常。| BusFault：总线访问异常。
• IRQ（Interrupt Request，中断请求）普通可屏蔽中断，它会判断当前处理器是否正在处理优先级更低的中断，如果是，则决定是否进行中断嵌套，即暂停当前中断处理，转而去处理新到来的更高优先级中断。

• 处理器内核处理 ：接收NVIC转发的中断请求，跳转执行相应的中断处理程序。

• 外部器件恢复：中断服务程序运行完成后，处理器恢复外部设备的状态，继续运行主程序。

3.2 中断的三种状态

• 低优先级中断处理：如果新的中断优先级更低，那么保存中断请求，将中断置于挂起状态。

• 清除挂起状态：如果你不想处理某个中断（例如电梯按钮按下，但电梯在运行中，你不想处理这个中断），你可以清除它的挂起位。一旦挂起位被清除，该中断就不再处于挂起状态，直到下次发生请求。

• 多个请求处理：如果同一个中断源在一个中断处理过程内发生了多次请求，通常系统会只处理一次请求。
• 假设电梯运行中，开门按钮被按下。此时，中断请求被生成并挂起，但因为电梯正在运行，可能设置了较低的优先级，所以暂时不会处理中断。如果在电梯运行期间多次按下开门按钮，系统通常会把所有请求挂起，但不会重复处理。只有电梯停止后，挂起的请求才会被处理。若此时清除挂起状态，系统可能会再次看到请求并进行处理。

• 多个中断请求脉冲
• 只处理一个请求，其他请求挂起：处理器通常只会处理优先级最高的那个中断请求。
• 只处理一次请求，挂起的请求不会立即再次处理：如果中断请求脉冲是来自同一来源的（例如按钮连续按下），系统可能只会处理一次请求，避免重复处理相同的事件。

4 NVIC（嵌套向量中断控制器）

4.1 NVIC基本结构

• NVIC（Nested Vectored Interrupt Controller）嵌套中断向量控制器：统一分配中断优先级和管理中断(管理中断向量表)
• 中断向量的方向：指向中断处理函数

• 一个外设可能占用多个中断通道，即有n条线。NVIC只有一个输出口，根据每个中断的中断优先级分配处理中断的先后顺序，通过这一个输出口，告诉CPU该处理哪个中断。

• 关于对中断执行顺序的事情，CPU并不知道。

4.2 NVIC优先级分组

• 先比较两个中断的抢占优先级，响应优先级更高（数字越小）的中断先执行

• 如果两个中断的抢占优先级一样，那么再比较两个中断的响应优先级，响应优先级高的中断先执行。

• 如果两个中断抢占优先级和响应优先级都一样，那么就按照他们在中断向量表中的顺序决定。这在我们并不关心它们的执行顺序下才会发生，正常情况下我们应该给它们设置不同的优先级。

• 如果A中断已经执行，B中断信号突然到达，STM32会比较两个中断的抢占优先级。如果B中断抢占优先级大于A，那么就像中断打断正常执行流程那样，打断A中断。等到B中断执行完成后，再恢复A中断执行。A中断执行完成后，恢复正常流程的执行。如果B中断抢占优先级小于或者等于A中断抢占优先级，那么无法抢占即等待B中断执行完成后，执行A中断。

6.2 NVIC补充

• NVIC指的是嵌套向量中断控制器，属于内核中的外设，作用是管理所有的中断，比如中断的使能或失能、中断的优先级…
• 不管是 CortexA系列还是 CortexM 系列的内核内部均有 NVIC,通过 NVIC来管理内核异常和外部异常。

• 包括内核异常在内的所有中断都由NVIC管理。

• CortexM4的NVIC最多支持240个中断请求（IRQ），1个NMI，1个Systick和多个系统异常，实际数量根据具体芯片而定。

• stm32f401支持最多82个中断请求（16个内核异常。64个外部中断IRQ0~64）
• 内核异常（System Exceptions）共16个
• 这些是 Cortex-M 内核标准定义的，不属于 NVIC 可配置的 IRQ，（异常号从 -15 ~ 0）：只有部分可配置优先级（如 SysTick、PendSV、SVCall、UsageFault 等）
• 外部中断（External IRQ） — 最多支持81个IRQ编号（最多支持82个中断向量槽位/枚举IRQn_Type 枚举（但不是每个都被用上））
• 实际可用的IRQ是多达64个外设中断通道

6.2.1 中断的使能和失能

• 第一个成员：中断通道



• 修改HSE的频率为8MHz，对应第二组的修改是传入的是84MHz
下面是中断号的枚举，对应了向量表中的所有中断



一些是公用的，一些是独有的，这里定义的这个宏在。上图是公共部分，下图是定义了宏之后特有的中断

• 第二个成员：抢占优先级

• 第三个成员：响应优先级

6.2.2 中断优先级设置

• NVIC利用 4bit 的优先级来管理所有的中断通道，STM32 中断的优先级分为两种:抢占式优先级(主优先级)+响应式优先级(次优先级)，每种都有16个优先级(0~15)，数字越小，优先级越高。

• 意义:如果同时发生多个中断请求，但是又不能同时处理，就根据中断请求的优先级来处理和响应中断。

• 抢占优先级(主优先级):抢占优先级高的中断可以打断抢占优先级低的中断的执行

• 响应优先级(次优先级):在同时发生多个中断的情况下，响应优先级高的先执行。

• 函数分析
• 原型：void NVlC_PriorityGroupConfig(uint32 t NVlC PriorityGroup)
• 参数一：NVIC_PriorityGroup
• 打算设置的 NVIC优先级分组一般为 NVIC_PrigrityGroup_2.
• 返回值:None

• 注意:设置中断优先级分组应该在主程序运行的开头部分进行，并且不能再随意修改分组，否则会导致程序优先级管理混乱，出现未知问题。

• 中断使能/清除(ISER/ICER)
• ISER:Interrupt set-enable register
• ICER:Interrupt clear-enable register

• 中断挂起(ISPR/ICPR)——>标志中断

• SCB(System control block)中配置中断分组寄存器：AIRCR

• 产生的效果：STM32F401 中，一个中断优先级用8位寄存器（比如 NVIC_IPRx）表示。但实际上只有高4位有效（比如你设置 0x10，实际中断优先级就是 1；0x11、0x12……这些都视为 1）。 这意味着有效的优先级有多少种？就是2⁴ = 16种，即0 ~ 15。

• 由图还可以看出抢占优先级和子优先级都可以有占四位的情况。抢占优先级（Preemption Priority），响应优先级/子优先级（Sub Priority）

• 注意我们可以发现，填入AIRCR[10:8]位置的正是优先级分组取反的值

• NVIC_IPRx,一个IPR寄存器32位，存储4个中断的优先级
• NVIC_IPRx（Interrupt Priority Register）：NVIC中断优先级寄存器
• 在STM32F4系列中，每个中断优先级字段是8位（1Byte）（以及只有高4位有效）。所以一个IPR可以存储四个中断的优先级字段。（也是一个IPR寄存器存储4个中断通道的优先级）

5 EXTI外部中断/事件控制器

• EXTI:External Interrupt，外部中断，触发源来自外部的中断

• 基本功能：EXTI可以监测指定GPIO口的电平信号，当其指定的GPIO口产生电平变化时，EXTI将立即向NVIC发出中断申请，经过NVIC裁决后即可中断CPU主程序，使CPU执行EXTI对应的中断程序。

• 支持的触发方式:上升沿/下降沿/双边沿/软件触发支持
• 上升沿：某个GPIO口读到的电平由低电平变到了高电平
• 下降沿：某个GPIO口读到的电平由高电平变到了低电平
• 由按键原理图可知，当按键KEY1按下时，有一个高电平到低电平的变化，所以选择下降沿触发中断。



• 软件消抖：按键按下/抬起的时候，电平抖动都会出现下降沿。先延时10ms等待中断过去

• 支持GPIO口：所有GPIO口，但相同的Pin不能同时触发中断（即PA0/PB0…不能同时使用），所以如果有多个中断，那么则需要多个中断引脚（PA6和PA7…）

• 通道数：16个GPIO Pin（GPIO_Pin0~GPIO_Pin_15）、外加PVD输出、RTC闹钟、USB唤醒、以太网唤醒(一共20个中断通道)

• 触发响应方式:中断响应/事件响应
• 这块区域与中断无关，而是与“事件（Event）”相关的结构
• 当外部中断监测到引脚电平变化的，正常情况是选择触发中断。中断信号会抵达CPU中调用代码进行处理
• 也可以选择触发事件，那么外部中断的信号并不是通向CPU，而是通向其他外设，来触发其他外设的操作。

5.1 EXTI基本结构

• 每个GPIO外设有16个引脚，但EXTI只有16个GPIO通道→中断引脚选择模块，选择一共GPIO的16个引脚连接到后面的EXTI通道里。
• 所以说：所有的GPIO口都可以触发中断，相同的Pin不能同时触发中断。因为PA0\PB0\PC0…通过AFIO后，其中只有一共能接到EXTI通道0上。

• 然后16个通道接入EXTI边沿监测及控制通道（加上下面四个蹭网的通道），组成了EXTI的20个输入信号。

• 两种输出：
• EXTI→NVIC:触发中断。
• 在所有的外部中断中，只有EXTI0到EXTI4拥有自己的中断向量；而EXTI15到EXTI9共享中断向量（又叫做一个通道）EXTI9_5（即触发同一个中断函数）;EXITI10到EXTI15共享中断向量EXTI15_10;
• 需要再根据标志位来区分是哪个中断
• EXTI→其他外设：触发其他外设操作

5.1.1 AFIO复用IO口

• 一些列的数据选择器构成，可以看到可以配置寄存器EXTI0的四位来选择选择哪个引脚来输入EXTIO

• 在STM32中，AFIO主要完成两个任务:复用功能引脚重映射、中断引脚选择

5.1.2 EXTI框图

• 边沿检测电路
• 检测输入的电平信号中有没有发生高低电平转换（即有无出现上升沿/下降沿）
• 然后根据上面两个寄存器的配置，来决定是否向后输出一个高电平信号
• 选择CubeMx中配置上升沿触发中断/下降沿，实际上是在配置这两个寄存器。（eg：前者寄存器的第12位配置为0，后者第12位配置为1）
• 如检测到一个下降沿，触发，则向后产生一个高电平信号，此信号经过一个或门后到达请求挂起寄存器（下面描述的1和高电平等价，0和低电平等价）

• 数字电路逻辑符号
• （与门：半圆+竖线）（或门：半圆+曲线）（非门：三角形|数据选择器：）（梯形，多个输入一个输出）
• 或门的特性是两个输入段只要有一个输入为1，则输出为1。与门的特性是两个输入端都是1时，输出才是1。

• 触发信号和软件中断寄存器信号经过或门之后，两路：一路触发中断；一路触发事件



• 触发中断：请求挂起寄存器接收到请求时会，将相应位置1。
• eg：接收到第12根外部中断线来的高电平后，请求挂起寄存器的第12位置1。然后将此位输出到一个与门。根据与门的特性，中断屏蔽器的输出就掌握了此中断是否有效关键。只有中断屏蔽寄存器的相应位为1，输出高电平，请求挂起寄存器的信号才能通过与门，进入NVIC。（中断屏蔽寄存器本质上就是相当于一个中断开关）
• 当中断信号线12的信号到达NVIC时，NVIC会找到中断向量EXTI15_10,然后按照其指向执行EXTI15_10_IRQHandler函数。
• NVIC是一直监测某个中断线是否处于激活状态的，所以当EXTI15_10_IRQHandler函数执行结束后，若NVIC还监测到中断线激活，那么就会再次执行EXTI15_10_IRQHandler函数。因此为了让中断处理函数只执行一遍，所以需要在中断处理函数中将请求挂起寄存器的对应位清除为0。调用此函数，即根据引脚清除请求挂起寄存器的对应位。

• 同样的事件屏蔽寄存器也相当于一个开关,脉冲发生器产生脉冲控制外设

• /20，代表20个通道；上面就是APB总线，然后是外设接口，可以通过这些访问寄存器

• 核心结构：

6.1 EXTI补充

6.1.1 EXTI框图再探！

💡

• 要产生中断，必须先配置好并使能中断线。根据需要的边沿检测设置2个触发寄存器，同时在中断屏蔽寄存器的相应位写“1”使能中断请求。当外部中断线上出现选定信号沿时，便会产生中断请求，对应的挂起位也会置1。在挂起寄存器的对应位写“1”，将清除该中断请求。（处理完中断请求后，就得清除中断请求）

• 要产生事件，必须先配置好并使能事件线。根据需要的边沿检测设置2个触发寄存器，同时在事件屏蔽寄存器的相应位写“1”允许事件请求。当事件线上出现选定信号沿时，便会产生事件脉冲，对应的挂起位不会置1。

• 通过在软件中对软件中断/事件寄存器写“1”，也可以产生中断/事件请求。

6.1.2 外部中断/事件线映射

• 16个外部中断线（23-16=7个外部中断线用于其他作用）

• 现在想让我们这个PA0和外部中断线连接在一起，只有16根外部中断线和GPIO口有关系，同一时间只能映射一个引脚，每个端口的第一个引脚都和EXTI0相关联

• 通过寄存器SYSCFG_EXTICR1…进行配置

• 参数一：EXTI_PortSourceGPIOx
• 想要映射的GPIO端口，如EXTI_PortSourceGPIOA

• 参数二：EXTI_PinSourcex
• 想要映射的GPIO引脚，如EXTI_PinSource0

6.1.3 外部中断的代码编写

• EXTI_Line 需要使用的外部中断线 参考EXTI_Lines（跳转/CTRL+F）

• EXTI_Mode 外部中断线的模式 （中断/事件模式）

• EXTI_Trigger 边沿检测方式 （上升沿/下降沿/边沿）

• EXTI_LinCmd 外部中断线使能

• 将这个结构体指针传入，即可以初始化

• 配置NVIC IRQ中断通道 使用NVIC_Init() 套路完全一样，需要传一个结构体指针，然后给结构体赋值

• NVIC_IRQChannel 中断通道 参考stm32f4xx.h

• NVIC_IRQChannelPreemptionPriority 抢占优先级 根据分组来填写

• NVIC_IRQChannelSubPriority 响应优先级 根据分组来填写

• NVIC_IRQChannelCmd 中断通道的使能 ENABLE/DISABLE

6 事件驱动参考资料和补充

6.3 Cortex M4

• primask
• The PRIMASK register prevents activation of all exceptions with configurable priority。
• 在它被置1后，就关掉所有可屏蔽的异常，只剩下Reset（-3）、NMI（-2）和Hardfault（-1） 可以响应。它的缺省值是0，表示没有屏蔽。
• 当前优先级改为0（最高可编程优先级）

• faultmask
• The FAULTMASK register prevents activation of all exceptions except for Non-Maskable Interrupt (NMI).
• 当它置1时，只有NMI才能响应，它的缺省值也是 0，表示没有屏蔽。
• 处理器在退出任何异常处理程序（除了NMI处理程序）时将FAULTMASK位清除为0。
• The processor clears the FAULTMASK bit to 0 on exit from any exception handler except the NMI handler.

• basepri（Base priority mask register）
• 根据前面NVIC优先级分组使用位数，只有[7:4]位可用。
• 定义了被屏蔽优先级的阈值。当它被设成某个值后，所有优先级号大于等于此值的中断都被关(优先级号越大，优先级越低，即优先级比这个阙值更低的优先级将被屏蔽)。但若被设成0，则不关闭任何中断，0也是缺省值。

• XPSR(Program status register)
• 分类：APSR/IPSR/EPSR（Application/Interrrupt/Execution）



• 应用程序程序状态寄存器(APSR)、中断程序状态寄存器(IPSR)和执行程序状态寄存器(EPSR)。三个逻辑子寄存器共享同一个物理寄存器(即xPSR)，通过访问 xPSR 的不同位段来获取各自的信息。
• 在代码中对前面三个寄存器的操作，本质上是在对CPU里面的PSR一个寄存器进行更改。
💡
为什么要再次划分三个寄存器？
• 功能分工明确
• APSR：主要用于记录算术和逻辑运算的结果状态，如N、Z、C、V、Q标志位。
• IPSR：专门用于记录当前正在执行的中断服务程序编号（ISR_NUMBER）。
• EPSR：涉及Thumb状态（T位）和IT指令执行状态（ICI/IT位）等，用于控制指令集的切换和特定指令的执行流程。
• 硬件设计优化
• 独立更新：将PSR划分为多个子寄存器处理器在执行指令时，只需更新相关的子寄存器。例如，算术运算只影响APSR，而不会涉及 EPSR 或IPSR。这减少了不必要的硬件操作，提高了性能。
• 并行处理:不同的子寄存器可以由不同的硬件单元并行处理，进一步提升处理器的效率。
• 增强系统安全性
• 受限访问：如果直接操作PSR，可能会不小心修改到不需要改变的部分，导致意外的程序行为。而通过分别操作APSR、IPSR和EPSR，可以更精确地控制修改范围，减少对其他部分的干扰。
• 兼容性和扩展性
• 这种设计使得 ARM 架构在不同版本(如 Cortex-M0、M3、M4、M7)上可以保持一致的状态管理，而不需要每次修改整个 PSR 结构。
• 可以使用寄存器名称作为MSR或MRS指令的参数，单独访问这些寄存器或组合访问任意两个或所有三个寄存器。例如:
• 使用MRS指令使用PSR，读所有寄存器
• 使用MSR指令向APSRN的Z、C、V和Q位写入数据。

• CONTROL寄存器
• Cortex-M4有两种工作模式：Thread模式（线程模式）和Handler（处理模式）
• 异常和中断会进入Handler模式（执行没有限制），其他情况会进入Thread模式。
• 特权级别
• Privileged和Unpriviledged
• 但其实看说明书上，Thread模式下可以选择Privileged和Unprivileged。Handler模式一直是Privileged。
• Unpriviledged(非特权级别)只能通过MSR和MRS有限访问，不能使用CPS指令访问系统定时器，NVIC或者系统控制模块等。UCOSII执行期间，只会处于Handler模式下和Thread模式下的特权级别。
• 当处理器处于线程模式时，CONTROL寄存器控制软件执行所使用的堆栈和特权级别，并指示FPU状态是否为活动。



• nPRIV（第0位）：控制进入特权模式或用户模式（非特权模式）
• 0：特权模式（默认），可以执行所有指令，访问系统控制寄存器等。
• 1：用户模式，此时不能执行所有的指令，某些系统控制寄存器不可访问。
• SPSEL（第1位）：该位决定了堆栈指针的选择。
• 线程模式
• 0：使用主堆栈指针（MSP）。
• 1：使用进程堆栈指针（PSP）。
• 处理模式：
• 始终为0，进行写操作会被忽略。
💡
也就是说Handler模式下一直使用的是MSP作为SP，在Thread模式下可以选择使用MSP/PSP。Bit0决定Thread是否在特权级里面，Bit1决定Thread模式使用的 是MSP还是PSP。在UCOSII中我们使用Thread模式下PSP作为任务栈SP。

• Cortex M4内存分布图



 

6.4 工作模式

• 操作模式
• 线程模式(Thread Mode):用于执行主程序代码，即普通的应用程序代码。
• 处理模式(Handler Mode):用于处理异常和中断服务程序。当发生中断或异常时，处理器会切换到处理者模式来执行相应的处理程序。

• 特权级别
• 特权级(Privileged):在此级别下，代码可以访问所有的内存区域和外设寄存器，并能执行所有指令。
• 用户级(Unprivieged):在此级别下，代码的访问权限受限，某些特定的寄存器和内存区域可能无法访问，尝试访问这些受限资源将导致故障。

• 模式切换
• 处理模式→线程模式
• 自动恢复:中断服务程序(ISR)执行完毕后，通过BXLR或POP {PC}返回线程模式。
• 特权级可配置:返回后线程模式的特权级由EXCRETURN值决定。

• 线程模式→处理模式
• 硬件自动切换:当发生异常(如中断、SVC指令)时，CPU自动进入处理模式(特权级)。

• 权限切换
• 特权级→非特权级（用户级）
• 设置CONTROL[0]=1，进入非特权级
• 非特权级（用户级）→特权级
• 只能通过触发异常(如SVC)进入处理模式(特权级)，在异常处理中修改CONTROL寄存器CONTROL[0]=0，进入特权级。



• 注意：第一个异常处理后，便回到出现异常前的最后一个状态：非特权线程。是因为在这个异常处理中并没有修改CONTROL[0]。第二个异常中修改了CONTROL寄存器，然后使得处理完异常后进入特权线程。
• 从处理模式到线程模式的异常返回期间，栈指针的选择可由EXC RETURN(异常返回)数值决定处理器硬件会自动更新第1位的数值。
• SVC:SVC（Supervisor Call）是一种由软件触发的异常，通常用于实现系统调用。当用户程序需要请求操作系统的服务或访问受保护的硬件资源时，会通过执行 SVC 指令来触发 SVC 异常。属于SVC的异常：系统服务调用、任务调度相关、硬件资源访问等

💡

MSP\PSP

• MSP和PSP 都是堆栈指针（Stack Pointer）的寄存器

• MSP是主堆栈指针。
• 通常用于内核模式（特权模式）和异常处理。
• 默认堆栈指针，所以系统启动的时候，通常使用MSP

• PSP是进程堆栈指针。
• 通常用于用户模式（非特权模式）。
• 在多任务操作系统中，每个任务通常有自己的堆栈，而 PSP 指向该堆栈。

• 通过 CONTROL 寄存器的 SPSEL 位来选择使用哪个堆栈指针。
• 0：使用MSP
• 1：使用PSP

6.6 保存断点

6.7 中断向量表

6.8 中断返回

6.9 uCOSII

• 首先是调度点的理解
• 在UCOSII中发生任务调度的是红色的五种情况



1)Systick中断：uC/OS-II 会周期性地调用 Systick中断服务函数 OSTickISR()。该中断服务函数负责更新任务的延时计数器OSTimeTick()。当任务务的延时时间到达时，OSTickISR()会调用任务切换函数OSSched()进行任务切换。它通过根据任务控制块中的延时计数器判断是否需要进行任务切换。
2）OSTimeDly函数：在任务中，可以调用时间延迟函数OSTimeDly()排起当前任务并设置延时时间。当调用OSTimeDly()时，当前任务被挂起，其任务控制块中的相应信息被保存，然后调用任务切換函数 OSSehed()进行任务切换。OSSched()会选择就绪任务表中优先级最高的任务进行执行。 3）OSIntExit函数：当嵌套中断退出时，uC/OS-II 会在 OSIntExitO函效中执行任务切换。在退出中断时，如果有更高优先级的任务处于就绪状态，任务 切换会发生。 4）OSStart初始化：在实时操作系统启动的时候会调用任务调度函数进行任务切换，选取优先级最高的就绪任务执行 5）任务创建时：当一个任务被创建的时候，如果此时OS是启动的状态，那么就需要调用任务调度函数进行可能的任务切换，选取当前优先级最高的任务执行。
💡
调度点：
OS_Sched()函数分布于操作系统内核各处，上图中的横线上的函数、事件中便会调用OS_Sched()，触发任务切换：
• 操作系统启动
• 中断退出（可能改变了就绪队列。这里的中断尤其是时钟中断）
• 新任务创建（改变了就绪队列）
• 当前任务进入等待状态（当前任务不再占据CPU）
• 当前任务进入冬眠状态（当前任务不再占据CPU）
• 当前任务执行结束（当前任务不再占据CPU）

• 需要让OS知道进入中断和退出中断
• OSIntEnter() OSIntExit()
• 在uCOSII下的中断函数一般如下格式：
• 要是某个中断在运行的时候，不希望被其他中断打断，则其格式可以如下：

• 中断处理过程中可以进行任务切换吗？

• 因此STM32采取的策略是：触发PendSV异常实现延迟的上下文切换。

• 知识点补充

💡

• SVC（Supervisor Call）：是ARM架构中用于实现系统调用的关键机制，其核心作用是从用户模式切换到特权模式，使应用程序能够安全地请求操作系统服务。

• PendSV（Pendable Service Call，可挂起的服务调用）：操作系统内核通过触发PendSV异常（通常是通过软件指令触发，设置标志位）。

• PendSV几个关键位：
• Bit28：PENDSVSET(PendSV设置挂起位)
• 写：0：无影响；1：将PendSV异常状态设置为挂起
• 读：0：PendSV异常未处于挂起状态；1：PendSV异常为挂起状态
• Bit27:PENDSVCLR(PendSV清除挂起位)
• 只写
• 写：0无影响，移除PendSV异常状态的挂起
• Bit26：PENDSTSET(Systick设置挂起位)

• 流程分析：
• 当前A任务正在运行。如果此时发生中断（一般普通中断不会触发PenSV）或任务主动调用OS服务（如通过SVC指令），可能会导致需要进行任务切换。
• 外部中断本质上是与具体硬件外设（如定时器、串口）绑定的，它们被 NVIC 控制。它们触发时，不会自动引发PendSV。
• 但是在中断服务函数（ISR）里，如果你调用了某些操作系统 API，比如 OSSemPost()，导致了任务状态的变化（比如高优先级任务变成就绪态），操作系统内核会判断是否需要任务切换，如果需要，它就会主动触发 PendSV。（总结一句话就是外部中断不会触发PendSV，是否触发PendSV取决于OS的调度判断逻辑）
• 所以正常的流程是：外设中断发生，CPU进入ISR,ISR中调用操作系统服务（如唤醒一个更高优先级的任务），操作系统判断需要任务切换，内核代码中执行SCB->ICSR |= SCB_ICSR_PENDSVSET_Msk 来触发PendSV异常。
• PendSV被触发后，当前任务的上下文被保存。操作系统选择下一个任务并恢复它的上下文。（PendSV_Handler中做任务上下文切换）
• 在执行任务B的时候中断产生，跳转执行ISR。这个时候恰好碰到Systick定时触发，然后执行优先级更高的定时器中断（在OSIntExit检查到了更高优先级的就绪任务A，OS设置PendSV挂起标志位ICSR的PENDSVSET=1,挂起PendSV）.
• 然后继续执行ISR(因为PendSV被设置为最低优先级，所以应该是先执行完ISR之后在去PendSV中执行上下文切换，这样就避免了在中断执行时出现任务切换的error了)。当ISR完成时，在PendSV_Handler中进行任务上下文切换。然后切换到任务A执行。
• 操作系统的“时钟节拍”由SysTick定时器中断提供，SysTick定时器是一个24位的倒数定时器，通常设置为每1ms触发一次中断。每次中断会进入SysTick_Handler ，调用这三个函数。
• OSTimeTick()：会遍历所有延时状态的任务，将其延时计数器-1。
• OSIntExit()与PendSV：在Systick中断退出前，OSIntExit() 会检查是否有更高优先级的任务就绪；如果有优先级更高的任务就绪（任务切换需求），OS会触发 PendSV中断（通过设置ICSR寄存器中的PENDSVSET位）；PendSV_Handler 会完成任务上下文的保存、调度器选择、以及恢复新任务的上下文。
• 注意：时间片不是在任务中减少的，同时任务也不是跑满一个时间片后再触发Systick，而是：SysTick固定周期打断系统，然后统一减时间片、减延时、调度任务；所以时间片的计数是由Systick中断驱动的，而不是由任务执行过程驱动的。

6.10 SVC系统调用服务

• SVC异常使得从非特权模式切换到特权模式

7 事件驱动验证

7.1 准备工作

7.2 注册中断向量表

7.2 配置中断

• 先配置USART1->CR1寄存器开启中断，设置中断触发条件
• USART_CR1_RXNEIE是一个标志位，用于启用接收中断。RXNE（Receive Not Empty）表示USART接收缓冲区中已经有数据，可以进行读取。开启该中断后，当USART接收到数据时，会触发中断，执行相应的中断服务程序（ISR）。

• 然后配置SCB->AIRCR寄存器设置优先级分组
• STM32的中断优先级是通过SCB->AIRCR寄存器来配置的，通常使用位域来设置优先级分组。

• 再配置NVIC->ISER寄存器使能USART1中断
• 一旦中断在USART1的CR1寄存器中被启用，就需要通过NVIC->ISER寄存器使能该中断，以便处理器可以响应来自USART1的中断请求。
• 每一位对应一个中断

• 配置NVIC->IP寄存器设置中断优先级

8 uC/OS-II 保存现场与恢复现场

8.1 ucOSII 中断服务程序的定义

• 与裸板的区别

• 0SIntEnter()函数用于通知操作系统进入了ISR，这个函数中会将一个标志中断嵌套层数的全局变量0SIntNesting加1;

• 0SIntExit()函数中会将0SIntNesting变量减1，如果0SIntNesting减到0，会调用 0S_SchedNew()检查是否有更高优先级的任务需要调度，如果有，调用0SIntctxSw()进行上下文切换。

8.2 uc/OS—II从中断中调度新任务流程

• 对于STM32，从任务中进行上下文切换和从中断中进行上下文切换的实现是一致的。在切换函数中，会触发PendSV异常，NVIC_INT_CTRL是SCB->ICSR寄存器的地址，NVIC_PENDSVSET是触发PendSV的操作数，即把SCB->ICSR控制挂起PendSV异常的位(28位)置1，这是唯一能够触发PendSV异常的方式。

• 代码分析：

• 以上是SCB->ICSR寄存器和ucos ii中的宏定义。0xE000ED04是ICSR的地址（查手册可以知道），而PENDSVSET一位是在ICSR寄存器的第28位。想在第28为写1即为（1<<28),即0b10…0(28个0，实际占0到27位，这样第28位就为1，所以省流版本就是在第n位写1，就为1<<n)所以转换成十六进制，这个值是0x10000000。虽然他们其实都在SCB模块，

• PENDSV_PRI这个值是最低优先级（0xFF）。前面说到了在CortexM4里面8位优先级编码但是STM32只用高四位。所以最高优先级为0x00，最低优先级为0xFF。

• 由于PendSV被设置为最低优先的异常，它会挂起到当前中断函数结束

• 这时被调用者保存寄存器由编译器自动插入的代码恢复，调用者保存寄存器由硬件恢复，SP切换回旧任务的PSP，然后进入PendSv异常处理程序，硬件再次自动将调用者保存寄存器压入旧任务的PSP，SP随后切换到MSP。
• 背景小知识

类型	寄存器	说明
调用者保存寄存器	R0–R3, R12, LR, PC, xPSR	被函数调用前，调用者需要保存它们；异常发生时，硬件自动保存它们
被调用者保存寄存器	R4–R11	被调用者（即 ISR 或任务）如果使用了，就必须自己保存和恢复

• 在中断服务函数返回（也就是BX LR指令执行）之前，我们要把ISR执行过程中使用的寄存器内容都恢复好，否则会把污染的值带到中断前的任务中去！
• 调用者保存寄存器（R0~R3, R12, LR, PC, xPSR）→ 由硬件自动保存+恢复
• 当中断发生时，CPU硬件自动把这些寄存器压栈（称为“自动保存”）。
• 中断执行完后，CPU自动从栈中恢复这些寄存器（称为“自动恢复”）。
• 所以这部分你不需要手动编写汇编来保存恢复，硬件已经做了。
• 被调用者保存寄存器（R4~R11）→ 由编译器生成代码保存+恢复
• 如果在中断服务函数（ISR）中用到了R4~R11，就必须自己保存。
• 编译器会在编译 ISR 的时候，自动在函数开头插入 PUSH {R4-R11}，在函数结尾插入 POP {R4-R11}。
• 所以程序员也不需要手动写 push/pop，但这是由编译器插入的，不是硬件行为。
• ISR执行完毕之后，CPU的SP自动会切换到旧任务的PSP。然后CPU开始进入PendSV_Handler。
• Pend_Handler的执行是任务切换的核心：
• 背景知识再度复习
💡
栈有两种类型
• MSP：异常模式（中断、SVC、PendSV）时默认使用
• PSP：线程模式（任务）时使用
• 每个任务用独立的PSP，从而实现每个任务有独立的栈空间。而中断/PendSV 会切到MSP，但我们仍然要保存/切换的是任务的PSP！

8.3 PendSV_Handler 任务切换全过程详解

8.3.0 触发PendSV异常（来自OSIntExit()或OSCtxSw()）

8.3.1 关闭中断 & 设置 BASEPRI 阻止更高优先级中断

basepri（Base priority mask register）

• 根据前面NVIC优先级分组使用位数，只有[7:4]位可用。

• 定义了被屏蔽优先级的阈值。当它被设成某个值后，所有优先级号大于等于此值的中断都被关(优先级号越大，优先级越低，即优先级比这个阙值更低的优先级将被屏蔽，优先级比这个阙值更高的才会被响应)。但若被设成0，则不关闭任何中断，0也是缺省值。

背景知识：中断屏蔽机制在Cortex-M中有两种方式

方式	指令	控制内容
全局关中断	CPSID I / CPSIE I	设置 PRIMASK=1，屏蔽所有可屏蔽中断（不包括 NMI 和 HardFault）
优先级屏蔽	MSR BASEPRI, #level	设定优先级阈值，所有优先级号大于等于此值的中断都被关(优先级号越大，优先级越低，即优先级比这个阙值更低的优先级将被屏蔽，优先级比这个阙值更高的才会被响应)。

• CPSID I
• 效果：设置 PRIMASK = 1，所有可屏蔽中断都被禁止。
• 目的：任务切换中不可被打断。

• MOV32 R2, OS_KA_BASEPRI_Boundary
• 将一个地址常量 OS_KA_BASEPRI_Boundary加载进R2。OS_KA_BASEPRI_Boundary是什么？它通常是一个变量地址，存放着我们希望设置的BASEPRI值，比如：uint32_t OS_KA_BASEPRI_Boundary = 0x40; // 仅屏蔽优先级 <= 0x40 的中断
• 但是也可以直接写

• 后面的就是设置BASEPRI
• 再详细讲一下BASEPRI:
• 优先级数值低于设定阈值的中断被触发（即优先级更高的中断将被触发），优先级数值大于等于设定的阙值的中断会被屏蔽（即优先级更低的中断将被屏蔽）
• 编程时需要左移四位：比如设计屏蔽优先级为4，那么要设定BASEPRI = 0x40

• DSB和ISB
• DSB（Data Synchronization Barrier）：确保所有前面的存储操作（如设置BASEPRI）已完成写入，再继续执行后续指令。
• ISB（Instruction Synchronization Barrier）：清除指令流水线，确保新设置的 BASEPRI 被 CPU 立即识别，避免指令乱序执行。
• 如果没有这两条指令，有可能下一条指令运行时 BASEPRI 还未生效。

• CPSIE I
• 重新打开中断，即PRIMASK = 0。
• 这个时候屏蔽仍然生效

8.3.2 PendSV_Handler 开始执行:保存旧任务的上下文

• 当前还是旧任务的上下文，我们需要先保存旧任务的上下文。

• 在进入PendSV_Handler时，CPU硬件会自动用MSP（中断模式下的SP）压入以下“调用者保存寄存器”到当前PSP（旧任务的栈）中：R0~R3,R12,LR,PC（被中断任务的下一条指令地址（即返回地址））,XPSR（程序状态寄存器）

• 手动保存旧任务上下文（被调用者寄存器R4-R11 + LR）到旧任务栈（PSP）

• 一些思考：
• 这里的两个LR:
• 任务主动放弃CPU，通过OS_Sched(),此时LR保存的是任务代码的返回地址，两个LR相同。
• 任务切换被中断触发，被动的任务切换，第一个硬件自动保存的LR是原来上下文的LR，EXC_RETURN。第二个LR保存的是也异常返回模式（EXC_RETURN），用于正确退出中断。



• 当中断发生时，硬件会自动将 LR 设置为一个特殊值（如 0xFFFFFFF9），称为 EXC_RETURN。
• EXC_RETURN的高28位固定为 0xFFFFFFF，低 4 位表示返回行为：
• 是否使用 PSP 或 MSP 恢复堆栈。
• 是否返回线程模式或处理器模式。

• 之前学到的LR根据所查找的资料是这样的（存疑）
• 在 ARM Cortex-M 处理器中，原任务上下文的 LR（函数返回地址）是否被保存，取决于任务被中断时是否处于函数调用中。
• 任务未处于函数调用中：此时 LR 可能未被使用，或存储了无关的值（例如任务代码直接操作了LR）。无需保存：因为硬件自动保存的PC直接指向被中断任务的下一条指令地址。即使 LR 未被保存，任务的恢复也仅依赖PC，与LR无关。
• 任务处于函数调用中：任务正在执行一个函数（例如 FunctionA()），并通过 BL FunctionA 指令调用该函数。在 BL 指令执行后，LR 被自动设置为函数返回地址（即 FunctionA() 执行完毕后应返回的地址）。根据ARM函数调用规范（AAPCS），被调用函数（FunctionA()）需在入口处保存LR到栈中。中断发生时：即使 LR 被硬件覆盖为 EXC_RETURN，原任务的返回地址已安全保存在任务栈中，不会丢失。

8.3.3 保存旧任务的栈顶指针PSP到OSTCBCur->OSTCBStkPtr

8.3.4 保存LR到R4中，执行任务切换 Hook（可选）

• 因为后续通过BL指令调用OSTaskSwHook，这里会自动覆盖掉LR（EXC_RETURN），所以需要提前保存LR（EXC_RETURN）到R4

• BL：返回地址存入LR

• 钩子函数：若任务使用FPU（浮点单元），在此保存/恢复FPU寄存器（如S0-S15）。

8.3.5 更新当前优先级 & 当前任务控制块指针

• 部分代码分析：
• step6：R2存放的是当前就绪队列中优先级最高任务的地址
• step7：R5 = OSTCBCur，R5存放的是OSTCBCur的地址，将R2的内容写入OSTCBCur即让OSTCBCur指向当前就绪队列中优先级最高的任务。
• 此时R2的内容是当前就绪队列中优先级最高任务的地址

• 这两句C语言很关键：
• ; OSPrioCur = OSPrioHighRdy
• ; OSTCBCur = OSTCBHighRdy

• 注意在ucOS中优先级是以8位无符号数存储的，所以操作的时候只用操作8位（单个字节即可），这样可以节省空间和效率。LDRB,STRB(只读/写低8位，高位清0)

8.3.6 准备返回新任务，切换SP和恢复新任务上下文

• 强制设置 EXC_RETURN 的位 2 为 1，确保中断返回时使用进程栈指针（PSP）

• R4 中此时保存的是一个 旧任务中的 EXC_RETURN 值（从前面保存现场时记录下来的）。

• ORR 是按位“或”操作：把 R4 的值和 0x04 做OR运算，结果写入LR。

• 0x04 二进制为 0000 0100，只影响bit[2]。

• 所以这一句的实际效果是：强制将 EXC_RETURN 的 bit[2] 设为 1，从而让返回时使用 PSP。

• 此时R2的内容是当前就绪队列中优先级最高任务的地址，将这个地址上的第一个成员： OSTCBHighRdy->OSTCBStkPtr（新任务的栈指针） 加载到R0

• 从新任务栈中恢复 R4-R11 和 LR（EXC_RETURN）

• 更新后的栈指针R0，写入PSP，新任务将使用自己栈的空间执行代码

8.3.7 恢复BASEPRI为0，PendSV_Handler返回

• 将BASEPRI清0，即允许所有中断响应。CPSID I ：禁用全局中断，将PRIMASK设置为1.但修改BASEPRI时，需要关闭全部中断，确保操作的原子性

• DSB：确保所有内存访问指令（如 MSR BASEPRI）在此指令之前完成。

• ISB：刷新指令流水线，确保执行的是最新状态。

• CPSIE I ：启用全局中断（将PRIMASK恢复为0）。关键点：此操作在 DSB 和 ISB 之后执行，确保 BASEPRI 的修改已完全生效。

• 异常返回：这个时候是总的PendSV执行完成，返回。LR的值是EXC_RETURN，低四位决定返回值。我们需要返回的是线程，使用PSP作为指针。可以推测出EXC_RETURN的值为0xFFFFFFFD。

• 同时的硬件行为：
• 前面我们手动弹出了R4~R11,R14(新任务的上下文)
• 硬件监测到EXC_RETURN的值跳转到Thread模式的PSP
• 硬件从PSP自动弹出的是8个调用者寄存器（R0~R3，R12，PC,LR(EXC_RETURN),XPSR）
• 跳转PC到指向的地址（新任务的代码的位置）

8.4 总结

• 在PendSV中，会使用MRS获取PSP的值，手动将被调用者寄存器压在旧任务PSP中，随后将SP切换为新任务的PSP，将上一次保存现场的被调用者保存寄存器出栈，这样就完成了任务栈的切换和新任务被调用者保存寄存器的恢复。

• PendSV异常退出时，调用者保存寄存器自动出栈，由于现在的SP是PSP，会从新任务的PSP中出栈，这样就恢复了新任务的调用者保护寄存器。在整个过程中，有些是由编译器完成的，有些是由硬件自动完成的，有些是由操作系统软件完成的，可以归纳为一张表:

9 OS_CPU_PendSVHandler

• 为什么是MOV32 R2, OS_KA_BASEPRI_Boundary 或者MOVW和MOVT，而不是LDR R2, =OS_KA_BASEPRI_Boundary
• 小小了解一下就可以了：LDR R2, =OS_KA_BASEPRI_Boundary，实际上实际上编译器会在当前代码附近的某个位置（literal pool）放一个常量地址值，然后用 PC 相对寻址方式去加载它。等价于LDR R2, [PC, #offset_to_pool] 在中断服务函数（如 PendSV_Handler）等对时间、空间、跳转极度敏感的代码中，不能确保常量池位置可靠。依赖 PC，对链接方式、位置敏感，可能导致不可预测行为。
• MOVW/MOVT 的优势
• 直接将32位地址硬编码进寄存器。不依赖PC，不依赖literal pool，位置无关性好。
• 优势：不访问内存，位置无关，执行确定、速度快，适合中断上下文、裸函数等场合。
• MOVW：MOV Wide，可以将一个16位常数装入寄存器的低16位。
• MOVT：MOV Top，可以将一个16位常数装入寄存器的高16位。
• 执行后：
• 第二种写法：MOV32 R2, OS_KA_BASEPRI_Boundary
• 这是汇编器伪指令，不是硬件原生指令。
• 编译器会自动将它转换成：
• 好处是语法简单，自动处理高低位拼接；
• 缺点是：某些编译器（如 KEIL、IAR）可能不支持伪指令，或者需要特别设置。
• 这种写法是汇编器提供的语法糖，显式取某个符号地址的低16位和高16位，从而将一个32位地址或常量分两步装入一个寄存器中。
• #:lower16:符号→取符号值的低16位
• #:upper16:符号→取符号值的高16位
• 后续清零的时候直接清0,MOV即可
• OS_KA_BASEPRI_Boundary

• 关于LDR/MRS/MSR/STR/MOV的使用
• LDR:从内存加载数据到寄存器
• 语法和例子
• STR:把寄存器的数据存入内存
• 语法和例子
• MSR:向系统寄存器写入数据
• 把通用寄存器的值写入一个特殊系统寄存器（例如 BASEPRI, CONTROL, PSP, MSP 等）。
• 语法和例子
• MRS:从系统寄存器读取数据
• 读取系统寄存器的值到通用寄存器中。
• 语法和例子
• MOV:赋值寄存器
• 使用MOV是因为它快、不访问栈、适合中断/裸函数环境
• 语法和例子

10 NVIC.c NVIC.h